# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of:

Art Unit: Not assigned

Go IWASAKI

Examiner: Not assigned

Serial No: Not assigned

Filed: November 25, 2003

For: OUTPUT BUFFER CIRCUIT AND

SEMICONDUCTOR MEMORY

USING THE SAME

# TRANSMITTAL OF PRIORITY DOCUMENT

Mail Stop PATENT APPLICATION Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Dear Sir:

Enclosed herewith is a certified copy of Japanese patent application No. 2002-344926 which was filed November 28, 2002, from which priority is claimed under 35 U.S.C. § 119 and Rule 55.

Acknowledgment of the priority document(s) is respectfully requested to ensure that the subject information appears on the printed patent.

Respectfully submitted,

HOGAN/

Date: November 25, 2003

By: Anthony J. Orler

Registration No. 41,232 Attorney for Applicant(s)

500 South Grand Avenue, Suite 1900

Los Angeles, California 90071 Telephone: 213-337-6700

Facsimile: 213-337-6701



# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年11月28日

出願番号 Application Number:

特願2002-344926

[ST. 10/C]:

[ J P 2 0 0 2 - 3 4 4 9 2 6 ]

出 願 人
Applicant(s):

株式会社東芝

特許庁長官 Commissioner, Japan Patent Office 2003年10月 7日







【書類名】 特許願

【整理番号】 AMB0270011

【あて先】 特許庁長官殿

【国際特許分類】 H03K 17/16

H03K 19/0175

【発明の名称】 出力バッファ回路およびそれを用いた半導体メモリ

【請求項の数】 18

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝

マイクロエレクトロニクスセンター内

【氏名】 岩崎 豪

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100083161

【弁理士】

【氏名又は名称】 外川 英明

【電話番号】 (03)3457-2512

【手数料の表示】

【予納台帳番号】 010261

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要



## 【書類名】 明細書

【発明の名称】 出力バッファ回路およびそれを用いた半導体メモリ

### 【特許請求の範囲】

【請求項1】 高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタが接続された複数の単位回路と、

この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と

前記複数の単位回路の各共通ノードと前記共通接続点との間にそれぞれ設けられた第1の抵抗と、

を具備したことを特徴とする出力バッファ回路。

【請求項2】 高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側第1のトランジスタと第3の入力信号に制御されるプルダウン側第2のトランジスタが直列に接続された複数の単位回路と、

この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と

前記複数の単位回路の各共通ノードと前記共通接続点との間にそれぞれ設けられた第1の抵抗と、

を具備したことを特徴とする出力バッファ回路。

【請求項3】 高電位側電源と共通ノードとの間に入力信号により制御されるプルアップ側トランジスタが複数個直列に接続され、前記共通ノードと低電圧側電源との間に入力信号により制御されるプルダウン側トランジスタが複数個直列に接続された複数の単位回路と、

この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と

前記複数の単位回路の各共通ノードと前記共通接続点との間にそれぞれ設けられ



た第1の抵抗と、

を具備したことを特徴とする出力バッファ回路。

【請求項4】 さらに、前記複数の単位回路の高電位側電源とプルアップ側トランジスタとの間およびプルダウン側トランジスタと低電位側電源との間に第2の抵抗がそれぞれ設けられていることを特徴とする請求項1乃至3いずれか1項記載の出力バッファ回路。

【請求項5】 さらに、前記複数の単位回路のプルアップトランジスタと共通ノードとの間および共通ノードとプルダウン側トランジスタとの間に第3の抵抗がそれぞれ設けられていることを特徴とする請求項1乃至3いずれか1項記載の出力バッファ回路。

【請求項6】 高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタが接続された複数の単位回路と、

この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と

前記各単位回路の高電位側電源とプルアップ側トランジスタとの間およびプルダウン側トランジスタと低電圧側電源との間にそれぞれ設けられた第2の抵抗と、 を具備したことを特徴とする出力バッファ回路。

【請求項7】 高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタが接続された複数の単位回路と、

この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と

前記各単位回路のプルアップ側トランジスタと前記共通ノードとの間および共通 ノードとプルダウン側トランジスタとの間にそれぞれ設けられた第3の抵抗と、 を具備したことを特徴とする出力バッファ回路。

【請求項8】 前記共通ノードと出力端子の間に設けられた複数の第1の抵抗が



、すべて同一の抵抗値であることを特徴とする請求項1乃至5いずれか1項記載 の出力バッファ回路。

【請求項9】 前記高電位側電源とプルアップ側トランジスタとの間および前記 プルダウン側トランジスタと低電圧側電源との間にそれぞれ設けられた複数の第 2の抵抗が、すべて同一の抵抗値であることを特徴とする請求項4または6に記載の出力バッファ回路。

【請求項10】 前記プルアップ側トランジスタと前記共通ノードとの間および前記共通ノードとプルダウン側トランジスタとの間にそれぞれ設けられた複数の第3の抵抗が、すべて同一の抵抗値であることを特徴とする請求項5または7に記載の出力バッファ回路。

【請求項11】 前記プルアップ側トランジスタおよびプルダウン側トランジスタは、いずれもMIS型トランジスタであることを特徴とする請求項1乃至10のいずれか1項記載の出力バッファ回路。

【請求項12】 前記複数のプルアップ側トランジスタのゲート長およびゲート幅が同一であり、且つ前記複数のプルダウン側トランジスタのゲート長およびゲート幅も同一であることを特徴とする請求項1乃至11のいずれか1項記載の出力バッファ回路。


【請求項13】 前記抵抗は、金属膜、複合金属膜、金属サーメット膜、多結晶シリコン膜、拡散層、またはトランジスタで形成されていることを特徴とする請求項1万至12のいずれか1項記載の出力バッファ回路。

【請求項14】 複数のメモリセルと、

出力端子を含む複数の端子と、

高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタが接続された複数の単位回路における各共通ノードとこの各共通ノードの共通接続点との間に第1の抵抗がそれぞれ接続され、且つ前記メモリセルに隣接配置された出力バッファ回路と、を具備したことを特徴とする半導体メモリ。

【請求項15】 前記第1の抵抗が、前記出力バッファ回路と前記出力端子の間



【請求項16】 前記第1の抵抗が偶数個の場合には、前記出力バッファ回路と前記出力端子の中心線に対して対象の位置に配置され、且つ同一の値、同一寸法および同一形状に形成されていることを特徴とする請求項15記載の半導体メモリ。

【請求項17】 前記第1の抵抗が、前記出力バッファ回路と相対しない前記出力端子の3辺の内、少なくとも1辺以上に設けられていることを特徴とする請求項14記載の半導体メモリ。

【請求項18】 前記第1の抵抗が2個の場合には、前記出力バッファ回路と相対しない前記出力端子に対して対象の位置に配置され、且つ同一の値、同一寸法および同一形状に形成されていることを特徴とする請求項17記載の半導体メモリ。

### 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は、高速動作の半導体集積回路に係わり、特に数百Mbps以上で動作する 高速で大容量の半導体メモリに使用される出力バッファ回路およびそれを用いた 半導体メモリに関する。

 $[0\ 0\ 0\ 2\ ]$ 

#### 【従来の技術】

近年、半導体技術の進歩により半導体メモリの動作速度およびその集積度は著しく向上している。DRAM等の半導体メモリの動作速度は、数百Mbps~1 Gbpsと高速化合物デバイスと同等レベルまで達し、半導体メモリの集積度は数百Mb以上まで向上し、デスクトップパソコン、ラップトップパソコン、各種サーバー、ネットワーク関連機器、PDA、カーナビゲーション、ゲーム機器および携帯電話用等に広く使用されている。

### [0003]

それに伴い各応用分野で要求される半導体メモリの出力特性は異なり、数種類以上要求されている。この種の出力特性の要求規格としては、図12示すものが

知られている (例えば、非特許文献 1 参照。)。

[0004]

図12は、DDR—SDRAM(Double Date Rate —Synchronous DRAM)の出力バッファ回路に要求されるドライバー特性仕様図であり、図12(a)はプルダウン特性仕様図、図12(b)はプルアップ特性仕様図である。

[0005]

この非特許文献1に開示された出力ドライバーに要求されるドライバー特性仕様は、図12に示すように、各応用分野に対応すべく2種類JEDECから半導体メモリの出力特性規格として提案されている。図中の実線で示された領域(上限および下限で示された領域)は、電流が多く、つまり負荷条件が小さい要求であり、一般にフルストレングスと呼称されている。一方、破線で示された領域(上限および下限で示された領域)は、電流が少なく、つまり負荷条件が大きい要求であり、一般にハーフストレングスと呼称されている。

[0006]

プルダウンおよびプルアップでのハーフストレングス条件の場合、バッファ回路のドライブ電流は、フルストレングス条件の場合のほぼ1/2である。

[0007]

#### 【非特許文献1】

JEDEC Solid State Technology Association 2000 [JEDEC STANDARD DDR SDRAM Specification] (Item1112.2, Item1112A)

[0008]

# 【発明が解決しようとする課題】

上述した半導体メモリの2種類の出力特性規格を1種類の製品で同時に満足させる方法として、従来においては、出力バッファ回路を構成するMIS型トランジスタのゲート幅をトリミング等の手段で変化させフルストレングス条件とハーフストレングス条件に対応させたり、または、2種類のゲートマスクを用意しフルストレングス条件とハーフストレングス条件に対応させている。しかし、このような方法では、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等が発生する問題を有していた。

# [0009]

本発明は、上記問題に鑑みてなされたもので、その目的とするところは、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリ等半導体集積回路の出力特性規格を何種類も同時に満足することが可能な出力バッファ回路およびそれを用いた半導体メモリを提供することにある。

# [0010]

# 【課題を解決するための手段】

上記目的を達成するために、本発明の出力バッファ回路は、高電位側電源と共通ノードとの間に第1の入力信号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタが接続された複数の単位回路と、この複数の単位回路における各共通ノードの共通接続点に接続された出力端子と、前記複数の単位回路の各共通ノードと前記共通接続点との間にそれぞれ設けられた第1の抵抗とを具備したことを特徴とする。

#### $[0\ 0\ 1\ 1]$

上記目的を達成するために、本発明の半導体メモリは、複数のメモリセルと、 出力端子を含む複数の端子と、高電位側電源と共通ノードとの間に第1の入力信 号により制御されるプルアップ側トランジスタが接続され、前記共通ノードと低 電圧側電源との間に第2の入力信号により制御されるプルダウン側トランジスタ が接続された複数の単位回路における各共通ノードとこの各共通ノードの共通接 続点との間に第1の抵抗がそれぞれ接続され、且つ前記メモリセルに隣接配置さ れた出力バッファ回路とを具備したことを特徴とする。

#### $[0\ 0\ 1\ 2]$

本発明によれば、複数の単位回路における各共通ノードの共通接続と出力端子 との間に抵抗を設けることにより、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリ等の半導体集積回路 の出力特性規格を何種類も同時に満足することが可能な出力バッファ回路および それを用いた半導体メモリを提供できる。

# $[0\ 0\ 1\ 3]$

# 【発明の実施の形態】

以下本発明の実施形態について図面を参照しながら説明する。

### $[0\ 0\ 1\ 4]$

(第1の実施の形態)

まず、本発明の第1の実施の形態に係わる出力バッファ回路について、図1および図2を参照して説明する。図1はその出力バッファ回路の回路図、図2はその出力バッファ回路の出力ドライバー特性図である。この第1の実施の形態は、256Mb DDR SDRAMに適用した例である。

### $[0\ 0\ 1\ 5]$

図1に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける 第1乃至第4の入力端子IN1、IN2、IN3およびIN4と、半導体メモリ 外へ信号を供給する出力端子OUTとを有している。

# [0016]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子IN1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側トランジスタTN1が接続され、バッファ回路構成単位(以下、これを単に単位回路と呼称する)B1が構成されている。

## [0017]

さらに、この単位回路B1と同様に、高電位側電源VDDQと共通ノードC2 との間に第3の入力端子IN3の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2 と低電圧側電源VSSQとの間に第4の入力端子IN4の入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTN2が接続され、単位回路B2を構成している。

## [0018]

そして、単位回路B1の共通ノードC1と単位回路B2の共通ノードC2とが 共通接続点C11に共通接続され、この共通接続点C11は、薄膜抵抗R1を介 して出力端子OUTに接続されてなり、単位回路B1、B2の出力電流は、第1 乃至第4の入力端子IN1、IN2、IN3、IN4に与えられる入力信号によ り制御されている。

# [0019]

ここで、プルアップ側トランジスタTP1とTP2、プルダウン側トランジスタTN1とTN2は、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、単位回路に用いるトランジスタは、プロセスバラッキに対応するために半導体メモリ内のトランジスタよりもゲート長を大きくしている。

# [0020]

また、薄膜抵抗R1には、MISトランジスタよりも抵抗値のバラツキ・電圧変化および温度変化の少ないW(タングステン)からなる金属膜を用いているが、Ni、Cr等の金属薄膜、NiCr等の複合金属膜、CrSiOx等の金属サーメット膜、P型またはN型多結晶シリコン膜、P型またはN型拡散層、デプレッション型MISトランジスタ等のトランジスタを用いてもよい。

# [0021]

次に、上記出力バッファ回路の動作を説明する。プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP1,TP2を入力端子IN1、IN3の入力信号で共にオンさせた場合であり、プルアップ側でのハーフストレングス出力電流は、プルアップ側トランジスタTP1またはTP2を入力端子IN1,IN3の入力信号でいずれかオンさせた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

#### [0022]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN1、TN2を入力端子IN2、IN4の入力信号で共にオンさせた場合であり、プルダウン側でのハーフストレングス出力電流は、プルダウン側トランジスタTN1またはTN2を入力端子IN2、IN4の入力信号でいずれかオン

させた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

[0023]

MISトランジスタのドレイン電流とゲート電圧の関係式は、一般的に、

# 【数1】

Id  $\rightleftharpoons$  ( $\mu \in Si \in oW/TINL$ ) [ (VG-VT)  $V_D - V_D^2/2$ ]....(1)  $\supset \supset \subset \subset \subset VG-VT \gg V_D > 0$ 

# 【数2】

Id=1/2 ( $\mu \in Si \in oW/TINL$ ) (VG-VT)  $2 \dots (2)$  ここで、 $V_D \gg VG-VT > 0$  で示される。

# [0024]

上記式(1)、式(2)において、Idはドレイン電流、μは移動度、εSiはシリコンの比誘電率、<math>εoは真空中の誘電率、TINはMISトランジスタのゲート絶縁膜厚、<math>WはMISトランジスタのゲート幅、Lは<math>MISトランジスタのゲート長、VGはMISトランジスタのゲート電圧、<math>VDはMISトランジスタのドレイン電圧、<math>VTはMISトランジスタの関値電圧である。上記式(1)はリニア領域を表す式で、ドレイン電流は、<math>VTが小さい値の場合には、ほぼゲート電圧に比例する。一方、上記式(2)は飽和領域を表す式で、ドレイン電流は、(VG-VT)の2乗に比例し、VTが小さい値の場合には、ほぼゲート電圧の2乗に比例する。

# [0025]

上記出力バッファ回路においては、式(1)、式(2)で用いたドレイン電流 (Id)が出力電流、ドレイン電圧  $(V_D)$  が電源電圧に相当する。そして、低電圧 領域がリニア領域で、高電圧領域が飽和領域に相当する。

# [0026]

なお、JEDEC規格では、このリニア領域のバラッキ許容度が飽和領域の許 容バラッキよりも厳しくなっている。

### [0027]

ここで、出力バッファ回路に用いられるMISトランジスタは、ゲート幅 (W

)寸法が数百 $\mu$  m以上と大きく、一方ゲート長(L)はサブ $\mu$  mであることから、出力バッファ回路の出力電流のバラツキは、MISトランジスタのゲート長(L)、

MISトランジスタのゲート絶縁膜厚(TIN)および高電位側電圧VDDQのバラッキと、使用温度により変動する。

# [0028]

そして、フルストレングス出力電流の場合には、二つのトランジスタの製造バラッキが加算され、さらに出力バッファ回路の出力電流のバラッキが増加する。

## [0029]

しかし、この出力バッファ回路では、電流を制限する目的で、金属膜抵抗(W金属膜)を出力端子側に設けており、バラツキにより出力バッファ回路のMISトランジスタの電流が増えた場合には、リニア領域での出力電流のバラツキ(特にフルストレングスで)が低減される。

# [0030]

さらに、飽和領域では、ゲート長寸法バラツキを低減する目的で、半導体メモリ内トランジスタよりもゲート長(L)を大きくしているので、飽和領域での出力電流のバラツキが低減されている。

#### $[0\ 0\ 3\ 1]$

図2は、本発明の第1の実施の形態の出力バッファ回路の出力ドライバー特性 図で、図中の実線((a)、(b))は本発明の形態の特性を示し、破線はJEDECに て設けられた規格である。

#### [0032]

この特性図は、プルダウン側でのフルストレングス出力特性を示しており、横軸は高電位側電源VDDQの電圧で、縦軸は出力電流である。図中の実線(a)は、NチャネルMISトランジスタのプロセス上限特性、上側規格での電圧条件および低温側での温度規格を共に満足する特性ベスト条件を示し、一方、図中の実線(b)は、NチャネルMISトランジスタのプロセス下限特性、下側規格での電圧条件および高温側での温度規格を共に満足する特性ワースト条件を示している。

#### [0033]

図から明らかなように、ワースト条件での領域A(リニア領域)で、規格ギリギリであるが、JEDEC規格をほぼ満足している。なお、プルアップ側でのフルストレングス出力特性、プルアップ側でのハーフストレングス出力特性およびプルダウン側の出力特性は、図示していないがすべてJEDEC規格内に入っている。

# [0034]

本実施の形態の出力バッファ回路では、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を出力端子側に設けているので、バラツキにより出力バッファ回路のMISトランジスタの電流が増える方向を制限し、出力バッファ回路の出力電流のバラツキが低減するので、リニア領域での出力電流バラツキが低減する。

# [0035]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減し、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリの2種類の出力特性規格を同時に満足することが可能である。

#### [0036]

さらに、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上し、静電耐量が向上する。

#### [0037]

### (第2の実施の形態)

次に、本発明の第2の実施に係わる出力バッファ回路について、図3および図4を参照して説明する。図3はその出力バッファ回路の回路図、図4はその出力バッファ回路の出力ドライバー特性図である。

#### [0038]

本実施の形態の出力バッファ回路では、第1の実施の形態と異なる点は、抵抗 の配置場所と個数を変更したことであり、それ以外の構成については同一であり 、第1の実施の形態よりもさらに動作マージンが得られる。

# [0039]

図3に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける第1乃至第4の入力端子IN1、IN2、IN3およびIN4と、半導体メモリ外へ信号を供給する出力端子OUTとを有している。

# [0040]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子IN1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側トランジスタTN1が接続され、単位回路B1が構成されている。

# [0041]

さらに、この単位回路B1と同様に、高電位側電源VDDQと共通ノードC2 との間に第3の入力端子IN3の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2と低電圧側電源VSSQとの間に第4の入力端子IN4の入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTN2が接続され、単位回路B2を構成している。

## [0042]

そして、単位回路B1の共通ノードC1と共通接続点C11との間および単位 回路B2の共通ノードC2と共通接続点C11との間にそれぞれ第1の抵抗R1 1、R12が接続され、この共通接続点C11に出力端子OUTが接続され、単 位回路B1、B2の出力電流は、第1乃至第4の入力端子IN1、IN2、IN 3、IN4に与えられる入力信号により制御されている。

### [0043]

ここで、複数の第1の抵抗R11、R12は、同一の値を有し、プルアップ側トランジスタTP1とTP2、プルダウン側トランジスタTN1とTN2は、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、各単位回路B1、B2におけるトランジスタTP1、TP2、TN1、TN

2は、プロセスバラツキに対応するために半導体メモリ内のトランジスタよりも ゲート長を大きくしている。

# [0044]

ここで、第1の抵抗R11、R12には、MISトランジスタよりも抵抗値の バラツキ・電圧変化および温度変化の少ないW(タングステン)からなる金属膜 を用いている。

# [0045]

次に、上記出力バッファ回路の動作を説明する。プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP1,TP2を入力端子IN1、IN3の入力信号で共にオンさせた場合であり、プルアップ側でのハーフストレングス出力電流は、プルアップ側トランジスタTP1またはTP2を入力端子IN1,IN3の入力信号でいずれかオンさせた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

# [0046]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN1、TN2を入力端子IN2、IN4の入力信号で共にオンさせた場合であり、プルダウン側でのハーフストレングス出力電流は、プルダウン側トランジスタTN1またはTN2を入力端子IN2、IN4の入力信号でいずれかオンさせた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

## [0047]

上記出力バッファ回路においては、式(1)、式(2)で用いたドレイン電流 (Id)が出力電流、ドレイン電圧  $(V_D)$  が電源電圧に相当する。そして、低電圧 領域がリニア領域で、高電圧領域が飽和領域に相当する。

#### [0048]

なお、JEDEC規格では、このリニア領域のバラッキ許容度が飽和領域の許 容バラッキよりも厳しくなっている。

# [0049]

ここで、出力バッファ回路に用いられるMISトランジスタは、ゲート幅(W

)寸法が数百 $\mu$  m以上と大きく、一方ゲート長(L)はサブ $\mu$  mであることから、出力バッファ回路の出力電流のバラツキは、MISトランジスタのゲート長(L)、

MISトランジスタのゲート絶縁膜厚(TIN)および高電位側電圧VDDのバラツキと、使用温度により変動する。

# [0050]

そして、フルストレングス出力電流の場合には、二つのトランジスタの製造バラッキが加算され、さらに出力バッファ回路の出力電流のバラッキが増加する。

# [0051]

しかし、この出力バッファ回路では、電流を制限する目的で、金属膜抵抗(W金属膜)を出力端子側に単位回路ごとに設けており、バラツキにより出力バッファ回路のMISトランジスタの電流が増えた場合には、フルストレングスおよびハーフストレングスのリニア領域での出力電流のバラツキ共低減される。

# [0052]

さらに、飽和領域では、ゲート長寸法バラツキを低減する目的で、半導体メモリ内トランジスタよりもゲート長(L)を大きくしているので、飽和領域での出力電流のバラツキが低減される。そして、単位回路ごとに同一の抵抗を設けているので、ハーフストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られる。

# [0053]

図4は、本発明の第2の実施の形態の出力バッファ回路の出力ドライバー特性 図で、図中の実線((a)、(b))は本発明の形態の特性を示し、破線はJEDECに て設けられた規格である。

### [0054]

この特性図は、プルダウン側でのフルストレングス出力特性を示しており、横軸は高電位側電源VDDQの電圧で、縦軸は出力電流である。図中の実線(a)は、NチャネルMISトランジスタのプロセス上限特性、上側規格での電圧条件および低温側での温度規格を共に満足する特性ベスト条件を示し、一方、図中の実

線(b)は、NチャネルMISトランジスタのプロセス下限特性、下側規格での電圧 条件および高温側での温度規格を共に満足する特性ワースト条件を示し、特性ベスト条件および特性ワースト条件共JEDEC規格を十分満足している。

# [0055]

なおプルアップ側でのフルストレングス出力特性、プルアップ側でのハーフストレングス出力特性およびプルダウン側の出力特性も、図示していないがすべて JEDEC規格を十分満足している。

# [0056]

本実施の形態の出力バッファ回路では、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに共通ノードと共通接続点の間に一個づつ設けているので、バラツキにより出力バッファ回路のリニア領域でのハーフストレングスおよびフルストレングス出力電流が増える方向を制限し、出力バッファ回路のリニア領域でのハーフストレングスおよびフルストレングス出力電流のバラツキ共低減する。

# [0057]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、ハーフストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリの2種類の出力特性規格を同時に第1の実施の形態よりも、さらに満足する。

### [0058]

また、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上し、静電耐量が向上する。

### [0059]

(第3の実施の形態)

次に、本発明の第3の実施の形態に係わる出力バッファ回路について、図5を

参照して説明する。図5は出力バッファ回路の回路図である。

# [0060]

本実施の形態の出力バッファ回路では、第2の実施の形態と異なる点は、単位 回路内のプルダウントランジスタを共通ノードと低電位側電源の間に直列に2個 設けたことであり、それ以外の構成は同一であり、以下異なる点のみ説明する。

# [0 0 6 1]

図5に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける第1乃至第6の入力端子IN1、IN2、IN3、IN4、IN5およびIN6と、半導体メモリ外へ信号を供給する出力端子OUTとを有している。

# [0062]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子IN1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側第1のトランジスタTN11と第3の入力端子IN3の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側第2のトランジスタTN12が直列に接続され、単位回路B1が構成されている。

# [0063]

さらに、この単位回路B1と同様に、高電位側電源VDDQと共通ノードC2との間に第4の入力端子IN4の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2と低電圧側電源VSSQとの間に第5の入力端子IN5の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側第1のトランジスタTN21と第6の入力端子IN6の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側第2のトランジスタTN22が直列に接続され、単位回路B2を構成している。

# [0064]

そして、単位回路B1の共通ノードC1と共通接続点C11との間および単位

回路B2の共通ノードC2と共通接続点C11との間にそれぞれ第1の抵抗R11、R12が接続され、この共通接続点C11に出力端子OUTが接続され、単位回路B1、B2の出力電流は、第1乃至第6の入力端子IN1、IN2、IN3、IN4、IN5、IN6に与えられる入力信号により制御されている。

# [0065]

ここで、複数の第1の抵抗R11、R12は、同一の値を有し、プルアップ側トランジスタTP1とTP2、プルダウン側トランジスタTN11、TN12、TN21およびTN22は、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、各単位回路B1、B2におけるトランジスタTP1、TP2、TN11、TN12、TN21、TN22は、プロセスバラッキに対応するために半導体メモリ内のトランジスタよりもゲート長を大きくしている。

# [0066]

次に、上記出力バッファ回路の動作を説明する。プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP1,TP2を入力端子IN1、IN4の入力信号で共にオンさせた場合であり、プルアップ側でのハーフストレングス出力電流は、プルアップ側トランジスタTP1またはTP2を入力端子IN1,IN4の入力信号でいずれかオンさせた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

# [0067]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN11、TN12、TN21、TN22を入力端子IN2、IN3、IN5、IN6の入力信号で共にオンさせた場合であり、プルダウン側でのハーフストレングス出力電流は、プルダウン側トランジスタTN11とTN12またはTN21とTN22を入力端子IN2とIN3またはIN5とIN6の入力信号でいずれかオンさせた場合であり、ハーフストレングス出力電流は、フルストレングス出力電流の約1/2に設定される。

## [0068]

ここで、高電位側電源VDDQは、第1および第2の実施の形態のDDR S

DRAMで用いられる電圧よりも高電位、例えば3.3Vに設定されており、共通ノードと低電位側電源間には、第1および第2の実施の形態よりも高電圧が印加される。

### [0069]

第1および第2の実施の形態と同様にプルダウン側トランジスタが1個の場合には、プルダウントランジスタを構成するNチャネルMISトランジスタのゲート長が、プルアップトランジスタを構成するPチャネルMISトランジスタのゲート長よりも短いので、プルダウントランジスタが高電圧印加による特性劣化を発生し易く、出力バッファ回路の信頼性問題が生じる。

### [0070]

ところが、プルダウントランジスタを共通ノードと低電位側電源間に2個直列 に設けているので、1個のプルダウントランジスタに印加される電圧が低減され 、トランジスタの特性劣化が発生しない。

### [0071]

なお、半導体メモリのゲート長(L)を含めた微細化が進んだ場合には、プルダウントランジスタを構成するNチャネルMISトランジスタおよびプルアップトランジスタを構成するPチャネルMISトランジスタの電源電圧に対する特性および信頼性マージンが低下するので、プルダウントランジスタおよびプルアップトランジスタを必要に応じて、それぞれ必要な数だけ直列接続すれば1個のトランジスタに印加される電圧が低減され、トランジスタの特性劣化が発生しない

#### [0072]

また、高電位電源が、例えば3.3 V以上要求された場合にも、同様にプルダウントランジスタおよびプルアップトランジスタを必要に応じて、それぞれ必要な数だけ直列接続すれば良い。

## [0073]

本実施の形態の出力バッファ回路では、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに共通ノードと共通接続点の間に一個づつ設けているので、バラツキに

より出力バッファ回路のリニア領域でのハーフストレングスおよびフルストレン グス出力電流が増える方向を制限し、出力バッファ回路のリニア領域でのハーフ ストレングスおよびフルストレングス出力電流のバラツキ共低減する。

# [0074]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、ハーフストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリの2種類の出力特性規格を同時に第1の実施の形態よりも、さらに満足する。

# [0075]

そして、高電位側電源電圧が高い場合でも、共通ノードと低電位側電源との間にプルダウントランジスタを2個直列に設けているので、プルダウントランジスタに印加される電圧が低減されプルダウントランジスタの特性劣化が発生せず、第1および第2の実施の形態よりも信頼性が向上する。

#### [0076]

また、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上し、静電耐量が向上する。

#### [0077]

#### (第4の実施の形態)

次に、本発明の第4の実施の形態に係わる出力バッファ回路について、図6を 参照して説明する。図6は出力バッファ回路の回路図である。

#### [0078]

本実施の形態の出力バッファ回路では、第2の実施の形態と異なる点は、単位 回路の数がn個に増えたことであり、それ以外の構成は同一である。

#### [0079]

図6に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける

入力端子IN1、IN2、IN3、IN4、INxおよびINy(2n個)と、半導体メモリ外へ信号を供給する出力端子OUTとを有している。

# [0080]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子IN1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側トランジスタTN1が接続され、単位回路B1が構成されている。

## [0081]

さらに、この単位回路B1と同様に、高電位側電源VDDQと共通ノードC2 との間に第3の入力端子IN3の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2と低電圧側電源VSSQとの間に第4の入力端子IN4の入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTN2が接続され、単位回路B2を構成している。

#### [0082]

また、この単位回路 B 1、 B 2 と同様に、高電位側電源 V D D Q と共通ノード C n との間に第 X の入力端子 I N x の入力信号により制御される P チャネル M I S トランジスタからなる プルアップ側トランジスタ T P n が接続され、共通ノード C n と低電圧側電源 V S S Q との間に第 Y の入力端子 I N y の入力信号により制御される N チャネル M I S トランジスタからなる プルダウン側トランジスタ T N n が接続され、単位回路 B n を構成している。

## [0083]

そして、単位回路B1の共通ノードC1と共通接続点C11との間、単位回路B2の共通ノードC2と共通接続点C11との間、および単位回路Bnの共通ノードCnと共通接続点C11との間にそれぞれ第1の抵抗R11、R12、Rnが形成され、この共通接続点C11に出力端子OUTが接続され、単位回路B1、B2、Bnの出力電流は、第1乃至第Yの入力端子IN1、IN2、IN3、

IN4、INx、INyに与えられる入力信号により制御されている。

# [0084]

ここで、複数の第1の抵抗R11、R12、Rnは、すべて同一の値を有し、また、プルアップ側トランジスタTP1、TP2およびTPn、プルダウン側トランジスタTN1、TN2およびTNnは、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、各単位回路B1、B2、BnにおけるトランジスタTP1、TP2、TPn、TN1、TN2、TNnは、プロセスバラツキに対応するために半導体メモリ内のトランジスタよりもゲート長を大きくしている。

## [0085]

次に、上記出力バッファ回路の動作を説明する。プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号で共にオンさせた場合であり、プルアップ側での1/nストレングス出力電流は、プルアップ側トランジスタTP1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ数をオンさせれば得られる。

#### [0086]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号で共にオンさせた場合であり、プルアップ側での1/nストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ数をオンさせれば得られる。

#### [0087]

ここで、出力バッファ回路に用いられるMISトランジスタは、第2の実施の

形態と同様に、出力バッファ回路の出力電流のバラツキは、MISトランジスタのゲート長(L)、MISトランジスタのゲート絶縁膜厚(TIN)および高電位側電圧VDDのバラツキと、使用温度により変動する。

# [0088]

そして、フルストレングス出力電流の場合にはn個のトランジスタの製造バラッキが加算され、さらに出力バッファ回路の出力電流のバラッキが増加する。

# [0089]

しかし、この出力バッファ回路では、出力電流バラツキを低減する目的で、第 2の実施の形態と同様に、単位回路ごとに金属膜抵抗を共通ノードと共通接続点 の間に一個づつ設けている。

## [0090]

本実施の形態の出力バッファ回路では、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに共通ノードと共通接続点の間に一個づつ設けているので、バラツキにより出力バッファ回路のリニア領域での1/nからフルストレングスまでのn種類の出力電流共すべて増える方向を制限し、出力バッファ回路の1/nからフルストレングスまでのn種類の出力電流のリニア領域でのバラツキが低減する。

#### [0091]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、1/nストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリのn種類の出力特性規格を同時に満足させることが可能である。

## [0092]

また、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上し、静電耐量が向上する。

# [0093]

# (第5の実施の形態)

次に、本発明の第5の実施の形態に係わる出力バッファ回路について、図7を 参照して説明する。図7は出力バッファ回路の回路図である。

### [0094]

本実施の形態の出力バッファ回路では、第4の実施の形態と異なる点は、抵抗 の配置場所と個数を変更したことであり、それ以外の構成は同一である。

## [0095]

図7に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける 入力端子IN1、IN2、IN3、IN4、INxおよびINy(2n個)と、半 導体メモリ外へ信号を供給する出力端子OUTとを有している。

# [0096]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子IN1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側トランジスタTN1が接続され、高電位側電源VDDQとプルアップ側トランジスタTP1との間およびプルダウン側トランジスタTN1と低電圧側電源VSSQとの間にそれぞれ第2の抵抗R21、R22が設けられた単位回路B1aが構成されている。

# [0097]

さらに、この単位回路B1aと同様に、高電位側電源VDDQと共通ノードC2との間に第3の入力端子IN3の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2と低電圧側電源VSSQとの間に第4の入力端子IN4の入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTN2が接続され、高電位側電源VDDQとプルアップ側トランジスタTP2との間およびプルダウン側トランジスタTN2と低電圧側電源VSSQとの間にそれぞれ第2の抵抗R23、R24が設けら、単位回路B2aを構成している。

# [0098]

また、この単位回路B1a、B2aと同様に、高電位側電源VDDQと共通ノードCnとの間に第Xの入力端子INxの入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTPnが接続され、共通ノードCnと低電圧側電源VSSQとの間に第Yの入力端子INyの入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTNnが接続され、高電位側電源VDDQとプルアップ側トランジスタTPnとの間およびプルダウン側トランジスタTNnと低電圧側電源VSSQとの間にそれぞれ第2の抵抗Rw、Rxが設けられ、単位回路Bnaを構成している。

# [0099]

そして、単位回路B1aの共通ノードC1、単位回路B2aの共通ノードC2 および単位回路Bnaの共通ノードCnとが共通接続点C11に共通接続され、 この共通接続点C11に出力端子OUTが接続され、単位回路B1、B2、Bn の出力電流は、第1乃至第Yの入力端子IN1、IN2、IN3、IN4、IN x、INyに与えられる入力信号により制御されている。

#### [0100]

ここで、複数の第2の抵抗R21、R22、R23、R24、RwおよびRxは、共に同一の値を有し、且つ配線抵抗よりも高い値を有する。

#### $[0\ 1\ 0\ 1]$

また、プルアップ側トランジスタTP1、TP2およびTPn、プルダウン側トランジスタTN1、TN2およびTNnは、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、単位回路B1a、B2a、Bnaを構成するトランジスタTP1、TP2、TPn、TN1、TN2、TNnは、プロセスバラツキに対応するために半導体メモリ内のトランジスタよりもゲート長を大きくしている。

### [0102]

次に、上記出力バッファ回路の動作を説明する。第4の実施の形態と同様に、 プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP 1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号で共 にオンさせた場合であり、プルアップ側での1/nストレングス出力電流は、プルアップ側トランジスタTP1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ数をオンさせれば得られる。

# [0103]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号で共にオンさせた場合であり、プルダウン側での1/nストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/Nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ数をオンさせれば得られる。

#### [0104]

ここで、出力バッファ回路に用いられるMISトランジスタは、第2の実施の 形態と同様に、出力バッファ回路の出力電流のバラツキは、MISトランジスタ のゲート長(L)、MISトランジスタのゲート絶縁膜厚(TIN)および高電位側 電圧VDDのバラツキと、使用温度により変動する。

## [0105]

そして、フルストレングス出力電流の場合にはn個のトランジスタの製造バラッキが加算され、さらに出力バッファ回路の出力電流のバラッキが増加する。

#### [0106]

しかし、この出力バッファ回路では、出力電流バラツキを低減する目的で、単位回路ごとに金属膜抵抗を高電位側電源VDDQとプルアップ側トランジスタの間およびプルダウン側トランジスタと低電圧側電源VSSQとの間に、それぞれ一個づつ設けている。

## [0107]

本実施の形態の出力バッファ回路では、高電位側電源VDDとプルアップ側トランジスタの間およびプルダウン側トランジスタと低電圧側電源VSSとの間に、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに、一個づつ設けているので、バラツキにより出力バッファ回路のリニア領域での1/nからフルストレングスまでのn種類の出力電流共すべて増える方向を制限し、出力バッファ回路の1/nからフルストレングスまでのn種類の出力電流のリニア領域でのバラツキが低減する。

# [0108]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、1/nストレングス規格を満足させながら、フルストレングスの場合には、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリのn種類の出力特性規格を同時に満足する。

#### [0109]

#### (第6の実施の形態)

次に、本発明の第6の実施の形態に係わる出力バッファ回路について、図8を 参照して説明する。図8は出力バッファ回路の回路図である。

## [0110]

本実施の形態の出力バッファ回路では、第4の実施の形態と異なる点は、抵抗 の配置場所と個数を変更したことであり、それ以外の構成は同一である。

#### [0111]

図8に示すように、出力バッファ回路は、半導体メモリ内からの信号を受ける 入力端子IN1、IN2、IN3、IN4、INxおよびINy(2n個)と、半 導体メモリ外へ信号を供給する出力端子OUTとを有している。

#### [0112]

また、高電位側電源VDDQと共通ノードC1との間には、第1の入力端子I

N1の入力信号により制御される例えば、PチャネルMISトランジスタからなるプルアップ側トランジスタTP1が接続され、この共通ノードC1と低電圧側電源VSSQとの間には、第2の入力端子IN2の入力信号により制御される例えば、NチャネルMISトランジスタからなるプルダウン側トランジスタTN1が接続され、プルアップ側トランジスタTP1と共通ノードC1との間および共通ノードC1とプルダウン側トランジスタTN1との間にそれぞれ第3の抵抗R31、R32が設けられた単位回路B1bが構成されている。

# [0113]

さらに、この単位回路B1bと同様に、高電位側電源VDDQと共通ノードC2との間に第3の入力端子IN3の入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTP2が接続され、共通ノードC2と低電圧側電源VSSQとの間に第4の入力端子IN4の入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTN2が接続され、プルアップ側トランジスタTP2と共通ノードC2との間および共通ノードC2とプルダウン側トランジスタTN2との間にそれぞれ第3の抵抗R33、R34が設けられ、単位回路B2bを構成している。

### [0114]

また、この単位回路B1b、B2bと同様に、高電位側電源VDDQと共通ノードCnとの間に第Xの入力端子INxの入力信号により制御されるPチャネルMISトランジスタからなるプルアップ側トランジスタTPnが接続され、共通ノードCnと低電圧側電源VSSQとの間に第Yの入力端子INyの入力信号により制御されるNチャネルMISトランジスタからなるプルダウン側トランジスタTNnが接続され、プルアップ側トランジスタTPnと共通ノードCnとの間におよび共通ノードCnとプルダウン側トランジスタTNnとの間にそれぞれ第3の抵抗Ry、Rzが設けられ、単位回路Bnbを構成している。

## [0115]

そして、単位回路B1bの共通ノードC1、単位回路B2bの共通ノードC2 および単位回路Bnbの共通ノードCnとが共通接続点C11に共通接続され、 この共通接続点C11に出力端子OUTが接続され、単位回路B1b、B2b、 Bnbの出力電流は、第1乃至第Yの入力端子IN1、IN2、IN3、IN4、INx、INyに与えられる入力信号により制御されている。

# [0116]

ここで、複数の第3の抵抗R31、R32、R33、R34、RyおよびRzは、いずれも同一の値を有し、配線抵抗よりも高い値を有する。また、プルアップ側トランジスタTP1、TP2およびTPn、プルダウン側トランジスタTN1、TN2およびTNnは、それぞれトランジスタの形状(ゲート長、ゲート幅)を同一に形成している。しかも、各単位回路B1b、B2b、Bnbを構成するトランジスタTP1、TP2、TPn、TN1、TN2、TNnは、プロセスバラツキに対応するために半導体メモリ内のトランジスタよりもゲート長を大きくしている。

# [0117]

次に、上記出力バッファ回路の動作を説明する。第4の実施の形態と同様に、プルアップ側でのフルストレングス出力電流は、プルアップ側トランジスタTP1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号で共にオンさせた場合であり、プルアップ側での1/nストレングス出力電流は、プルアップ側トランジスタTP1、TP2およびTPnを入力端子IN1、IN3およびINxの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ数をオンさせれば得られる。

#### [0118]

一方、プルダウン側でのフルストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号で共にオンさせた場合であり、プルアップ側での1/nストレングス出力電流は、プルダウン側トランジスタTN1、TN2およびTNnを入力端子IN2、IN4およびINyの入力信号でいずれかオンさせた場合であり、1/nストレングス出力電流は、フルストレングス出力電流の約1/Nに設定される。フルストレングスと1/nストレングスの中間レベルの設定は、所定のトランジスタ

数をオンさせれば得られる。

# [0119]

ここで、出力バッファ回路に用いられるMISトランジスタは、第2の実施の 形態と同様に、出力バッファ回路の出力電流のバラツキは、MISトランジスタ のゲート長(L)、MISトランジスタのゲート絶縁膜厚(TIN)および高電位側 電圧VDDのバラツキと、使用温度により変動する。

# [0120]

そして、フルストレングス出力電流の場合にはn個のトランジスタの製造バラッキが加算され、さらに出力バッファ回路の出力電流のバラッキが増加する。

### [0121]

しかし、この出力バッファ回路では、出力電流バラツキを低減する目的で、単位回路ごと金属膜抵抗をプルアップ側トランジスタと共通ノードとの間および共通ノードとプルダウン側トランジスタとの間に、それぞれ一個づつ設けている。

# [0122]

本実施の形態の出力バッファ回路では、プルアップ側トランジスタと共通ノードとの間および共通ノードとプルダウン側トランジスタとの間に、出力バッファ回路のMISトランジスタよりも抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに、一個づつ設けているので、バラツキにより出力バッファ回路のリニア領域での1/nからフルストレングスまでのn種類の出力電流共すべて増える方向を制限し、出力バッファ回路の1/nからフルストレングスまでのn種類の出力電流のリニア領域でのバラツキが低減する。

## [0123]

そして、飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、1/nストレングス規格を満足させながら、フルストレングスの場合には、第1の実施の形態よりも抵抗を小さくでき大きな電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリのn種類の出力特性規格を同時に満足する。

# [0124]

# (第7の実施の形態)

次に、本発明の第7の実施の形態に係わる半導体メモリについて、図9および図10を参照して説明する。図9は半導体メモリの上面図、図10は出力バッファ回路と出力端子部分の拡大上面図である。

## [0125]

この第7の実施の形態は、第2の実施の形態の出力バッファ回路を内蔵した2 56Mb DDR SDRAMである。

# [0126]

図9に示すように、半導体メモリは、チップ上に16Mbx16構成からなるメモリセル10、16個の出力バッファ回路30aおよび出力バッファ回路30a の出力端子OUTaを含む複数の矩形状の端子20が形成され、出力バッファ回路30aと端子20は、左右対称に配置されたメモリセル10の間に設けられている。

# [0127]

図10に示すように、出力バッファ回路30aは、メモリセル10と出力端子 OUTaの間に設けられている。

#### [0128]

また、出力端子OUTaの相対向する2辺、例えば紙面上の上下に金属膜からなる第1の抵抗R11a、R12aが形成されている。この第1の抵抗R11a とR12aは、出力端子OUTaに対して上下対象の位置に配置され、且つ同一の 値、同一寸法および同一形状に形成されている。

# [0129]

そして、第1の抵抗R11a、R12aは、その一端を出力バッファ回路30a 内の共通ノードC1, C2にそれぞれ接続し、他端を共通接続してその共通接続 点C11を出力端子OUTaに接続している。

#### [0130]

このことから、第1の抵抗R11aとR12aの抵抗値は、バラツキが減少し、ペアー性も向上している。なお、ここでは、第1の抵抗R11aとR12aを同一

寸法および同一形状に形成しているが、同一の値で上下対象の位置に配置しただけでもよい。

# [0131]

本実施の形態の半導体メモリでは、出力端子に対して対象に配置され、同一の値、同一寸法および同一形状を有し、抵抗値のバラツキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに共通ノードと共通接続点の間に一個づつ設け、バラツキにより半導体メモリの出力バッファ回路のリニア領域でのハーフストレングスおよびフルストレングス出力電流が増える方向を制限しているので、リニア領域での出力バッファ回路のハーフストレングスおよびフルストレングス出力電流バラツキが共に低減する。

# [0132]

そして、半導体メモリの出力バッファ回路の飽和領域では、半導体メモリ内トランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、ハーフストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな出力電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、2種類の出力特性規格を同時に満足する出力バッファ回路を内蔵することが可能である。

# [0133]

また、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上するので出力バッファ回路の静電耐量も向上し、静電耐量が向上する。

## [0134]

なお、上記第7の実施の形態では、半導体メモリに第2の実施の形態の出力バッファ回路を用いたが、第1、第3および第4の実施の形態の出力バッファ回路を用いてもよい。

#### [0135]

(第8の実施の形態)

次に、本発明の第8の実施の形態に係わる半導体メモリについて、図11を参照して説明する。図11は出力バッファ回路と出力端子部分の拡大上面図である

## [0136]

本実施の形態の半導体メモリでは、第7の実施の形態と異なる点は、抵抗の配置場所を変更したことであり、それ以外の構成は同一であり、以下異なる点のみ説明する。

# [0137]

図11に示すように、金属膜からなる第1の抵抗R11b、R12bは、出力バッファ回路30bと出力端子OUTbの間に形成され、その一端が出力バッファ回路30bの共通ノードC1、C2にそれぞれ接続され、他端が出力端子OUTbにそれぞれ接続されている。

# [0138]

そして、第1の抵抗R11bとR12bは、出力端子OUTbと出力バッファ回路30bの中心線に対して上下対象の位置に配置され、且つ同一の値、同一寸法および同一形状に形成されている。このことから、第1の抵抗R11bとR12bの抵抗値は、バラツキが減少し、ペアー性も向上している。なお、ここでは、第1の抵抗R11bとR12bを同一寸法および同一形状に形成しているが、同一の値で上下対象の位置に配置しただけでもよい。

# [0139]

本実施の形態の半導体メモリでは、出力端子と出力バッファ回路の中心線に対して対象に配置され、同一の値、同一寸法および同一形状を有し、抵抗値のバラッキ、電圧変化および温度変化の少ない金属膜抵抗を単位回路ごとに共通ノードと共通接続点の間に一個づつ設け、バラッキにより半導体メモリの出力バッファ回路のリニア領域でのハーフストレングスおよびフルストレングス出力電流が増える方向を制限しているので、リニア領域での出力バッファ回路のハーフストレングスおよびフルストレングス出力電流バラッキが共に低減する。

### [0140]

そして、半導体メモリの出力バッファ回路の飽和領域では、半導体メモリ内ト

ランジスタよりもゲート長を大きくしているので、ゲート長寸法バラツキが低減し、飽和領域の出力電流バラツキも低減する。さらに、単位回路ごとに同一の抵抗を設けているので、ハーフストレングス規格を満足させながら、フルストレングスの場合には、抵抗を並行接続しているので、第1の実施の形態よりも抵抗を小さくでき大きな出力電流が得られ、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、2種類の出力特性規格を同時に満足する出力バッファ回路を内蔵することが可能である。

# [0141]

また、出力端子側に抵抗を設けているので、出力バッファ回路のMISトランジスタの静電耐量が向上するので出力バッファ回路の静電耐量も向上し、静電耐量が向上する。

# [0142]

なお、上記第8の実施の形態では、半導体メモリに第2の実施の形態の出力バッファ回路を用いたが、第1、第3および第4の実施の形態の出力バッファ回路を用いてもよい。そして、上記第7および第8の実施の形態では、出力端子を含む複数の端子20を、左右対称に配置されたメモリセル10の間に設けているが、半導体メモリのチップの外周に配置してもよい。

# [014.3]

本発明は、上記実施の形態に限定されるものではなく、発明の要旨を逸脱しない範囲で、種々、変更してもよい。

### [0144]

例えば、上記実施の形態では、出力バッファ回路にPチャネルMISトランジスタとNチャネルMISトランジスタを用いたが、BiNMOS、BiPMOS、BiCMOSおよびバイポーラトランジスタからなる出力バッファ回路においても適用可能であり、この出力バッファ回路は半導体メモリ用に限定されるものではない。

## [0145]

また、上記第1の実施の形態において、高電位側電源とプルアップ側トランジスタとの間およびプルダウン側トランジスタと低電位側トランジスタとの間にそ

れぞれ第2の抵抗を追加してもよく、あるいはプルアップ側トランジスタと共通 ノードとの間および共通ノードとプルダウン側トランジスタとの間にそれぞれ第 3の抵抗を追加してもよい。

# [0146]

さらに、上記第2乃至第4の実施の形態において、高電位側電源とプルアップ側トランジスタとの間およびプルダウン側トランジスタと低電位側トランジスタとの間にそれぞれ第2の抵抗を追加してもよく、あるいはプルアップ側トランジスタと共通ノードとの間および共通ノードとプルダウン側トランジスタとの間にそれぞれ第3の抵抗を追加してもよい。

### [0147]

そして、上記第3および第4の実施の形態において、高電位側電源と共通ノードとの間にプルアップトランジスタを2個直列に設けてもよく、または、高電位側電源と共通ノードとの間にプルアップトランジスタを複数個直列に設け、且つ共通ノードと低電位側電源との間にプルダウントランジスタを複数個直列に設けてもよい。

## [0148]

# 【発明の効果】

本発明によれば、新たな工程の追加、ゲートマスクの増加やゲートマスクの取り替え作業等を必要とせずに、半導体メモリ等の半導体集積回路の出力特性を何種類も同時に満足させることが可能な出力バッファ回路およびそれを用いた半導体メモリを提供することができる。

#### 【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態に係わる出力バッファ回路を示す回路図。
- 【図2】 本発明の第1の実施の形態に係わる出力バッファ回路の出力ドライバー特性図。
- 【図3】 本発明の第2の実施の形態に係わる出力バッファ回路を示す回路図。
- 【図4】 本発明の第2の実施の形態に係わる出力バッファ回路の出力ドライバー特性図。
- 【図5】 本発明の第3の実施の形態に係わる出力バッファ回路を示す回路図。


- 【図6】 本発明の第4の実施の形態に係わる出力バッファ回路を示す回路図。
- 【図7】 本発明の第5の実施の形態に係わる出力バッファ回路を示す回路図。
- 【図8】 本発明の第6の実施の形態に係わる出力バッファ回路を示す回路図。
- 【図9】 本発明の第7の実施の形態に係わる半導体メモリを示す上面図。
- 【図10】 本発明の第7の実施の形態に係わる出力バッファ回路と出力端子部分を示す拡大上面図。
- 【図11】 本発明の第8の実施の形態に係わる出力バッファ回路と出力端子部分を示す拡大上面図。
- 【図12】 出力バッファ回路に要求されるドライバー特性仕様図。

### 【符号の説明】

- 10 メモリセル
- 20 端子
- 30a、30b 出力バッファ回路
- B1、B2、Bn、B1a、B2a、Bna、B1b、B2b、Bnb バッファ回路 構成単位(単位回路)
- C1、C2、Cn 共通ノード
- C11 共通接続点
- IN1、IN2、IN3、IN4、INx、INy 入力端子
- OUT、OUTa、OUTb 出力端子
- R 1 薄膜抵抗
- R11、R11a、R11b、R12、R12a、R12b、Rn 第1の抵抗
- R21、R22、R23、R24、Rw、Rx 第2の抵抗
- R31、R32、R33、R34、Ry、Rz 第3の抵抗
- TP1、TP2、TPn プルアップ側トランジスタ
- TN1、TN2、TNn プルダウン側トランジスタ
- TN11、TN21 プルダウン側第1のトランジスタ
- TN12、TN22 プルダウン側第2のトランジスタ
- VDDQ 高電位側電源
- VSSQ 低電位側電源

#### 【書類名】 図面

# 【図1】



B1、B2・・・・バッファ回路構成単位(単位回路)

C1、C2、·····共通ノード

Cll·····共通接続点

IN1、IN2、IN3、IN4···入力端子

OUT·····出力端子

R1·····薄膜抵抗

TP1,TP2・・・・・・プルアップ側トランジスタ


TN1,TN2・・・・・・プルダウン側トランジスタ

VDDQ······高電位側電源


VSSQ······低電位側電源

# 【図2】

# フルストレングス出力ドライバー特性




【図3】




R11、R12······第1の抵抗

[図4]

# フルストレングス出カドライバー特性




# 【図5】




TN11、TN21・・・・・プルダウン側第1のトランジスタ TN12、TN22・・・・プルダウン側第2のトランジスタ


# 【図6】




# 【図7】




# [図8]




【図9】



【図10】




【図11】



OUTa、OUTb······出力端子 R11a、R11b、R12a、R12b·····第1の抵抗

【図12】



# 【書類名】 要約書

# 【要約】

【課題】 出力特性規格を何種類も同時に満足する出力バッファ回路およびそれを用いた半導体メモリを実現する。

【解決手段】 出力バッファ回路は、高電位側電源VDDと共通ノードC1(C2)との間には、第1(第3)の入力端子IN1(IN3)の入力信号により制御されるプルアップ側トランジスタTP1(TP2)が接続され、この共通ノードC1(C2)と低電圧側電源VSSとの間には、第2(第4)の入力端子IN2(IN4)の入力信号により制御されるプルダウン側トランジスタTN1(TN2)が接続され、バッファ回路構成単位B1(B2)が構成されている。そして、単位回路B1の共通ノードC1と単位回路B2の共通ノードC2とが共通接続点C11に共通接続され、この共通接続点C11に薄膜抵抗R1を介して出力端子OUTが接続されてなる。

## 【選択図】 図1

ページ: 1/E

# 認定・付加情報

特許出願の番号

特願2002-344926

受付番号

5 0 2 0 1 7 9 8 3 1 9

書類名

特許願

担当官

第八担当上席 0097

作成日

平成14年11月29日

<認定情報・付加情報>

【提出日】

平成14年11月28日

# 特願2002-344926

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 [変更理由] 住 所 2001年 7月 2日 住所変更

東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝